В этом разделе описываются архитектуры и системы команд актуальных на сегодняшний день 32-разрядных версий архитектуры фирмы ARM, а именно: ARMv4T, ARMv5T, ARMv5TE, ARMv5TEJ, ARMv6 и ARMv7 всех модификаций, а также ARMv8-M. Уже практически вышедшие из употребления или не получившие заметного распространения разновидности лишь упоминаются «для полноты картины».
Общие сведения об архитектуре ARM[]
Общая архитектура[]
- Регистры FPU
- Память
- Синхронизация и семафоры
Системная архитектура[]
Системная архитектура A- и R-профилей[]
- Регистры состояния
- Режимы процессора
- Обработка исключений
- Подсистема памяти
- Устройство управления памятью (MMU)
- Устройство защиты памяти (MPU)
- Механизм быстрого переключения контекста (FCSE)
- Идентификация процессов
- Расширения безопасности
- Виртуализация
Универсальный контроллер прерываний (GIC)[]
Сопроцессор отладки (CP14)[]
Сопроцессор управления системой (CP15)[]
- Регистры сопроцессора управления системой
- Регистр 0 (регистры идентификации)
- Регистр 1 (регистры управления)
- Регистр 2 (регистры базы таблицы страниц MMU; регистры управления кэшированием MPU до PMSAv6)
- Регистр 3 (регистр управления доступом к доменам MMU; регистр управления буфером записи MPU до PMSAv6)
- Регистр 5 (регистры индикации ошибок MMU или MPU PMSAv6; регистры управления правами доступа MPU до PMSAv6)
- Регистр 6 (регистры адресов ошибок MMU или MPU PMSAv6; регистры конфигурирования областей защиты MPU PMSAv6; регистры параметров областей защиты MPU до PMSAv6)
- Регистр 7
- Регистр 8 (регистр функций TLB)
- Регистр 9
- Регистр 10 (регистр блокировки элементов TLB)
- Регистр 11
- Регистр 13 (регистры идентификации процесса)
Системная архитектура M-профиля[]
- Варианты архитектуры в M-профиле
- Режимы процессора
- Регистры состояния и управления
- Сброс
- Энергосбережение
- Обработка прерываний
- Расширение безопасности
- Синхронизация изменения состояния
- Карта распределения памяти
- Идентификация процессора
Система команд[]
Команды набора ARM[]
Режимы адресации[]
- Режим адресации 1: инструкции обработки данных
- Режим адресации 2: инструкции загрузки и сохранения слов и беззнаковых байтов
- Режим адресации 3: различные инструкции загрузки и сохранения
- Режим адресации 4: инструкции групповой загрузки и сохранения
- Режим адресации 5: инструкции загрузки и сохранения для сопроцессоров
Система команд ARM по группам команд[]
Система команд Thumb[]
Ошибки в процессорных ядрах[]
- Ошибки в ядрах Cortex-A
- Ошибки в ядрах Cortex-M
- Ошибки в ядрах Cortex-R
- Ошибки в классических ядрах