ФЭНДОМ


1. Термины и аббревиатуры2. Введение3. Обзор A64
4. Язык ассемблера A6440045. Набор инструкций A64
6. Наборы инструкций A32 и T32800880186
802868038680486
805180808086
ACPIAES-NIArchlinux
AssemblerB-DOS 1.00BBS
BIOSBSDBochs
CMOSCR0CR2
CR3CR4CR8
CRUXDMIDragonFly BSD
Express OSFASMFOS:PCI
FOS:Главная страницаFSBFedora
FreeDOSGCCGPL
GUID-таблица разделов (GPT)GdbGentoo Linux
HDDI/O APICI8237A
IAM1:Титульная страницаIAM:Глава 1IAM:Глава 2
IAM:Глава 4IAM:Глава 5IAM:Глава 6
IAM:Титульная страницаISAIntel Manual Part 1
Intel Manual Part 3Intel ManualsKolibriOS
LPCLZASMLinux
Local APICMASMMMX
NASMOpenBSDPCI
PCI BIOSPCI IRQ Routing Table SpecificationPentium — Технический обзор
Pentium — Технический обзор/переверстаноPlug and PlayPofix
PuppiRusLinuxQEMURTC
ReactOSSMISUSE Linux
SVGATrueBSDUEFI
VESAVGA BIOSVGA режимы
VMWare WorkstationVirtualBoxVisual C++
WASMWatcomWiki разработчиков ОС:Авторское право
Wiki разработчиков ОС:ОписаниеWiki разработчиков ОС:Портал сообществаWiki разработчиков ОС:Справка
WindowsWindows VistaWindows XP
XENXSystem:Главная страницаYASM
Абстрагирование (виртуализация) ресурсовАдресация CHSАдресация LBA
Архитектура ARMАрхитектура ARMv8Архитектура IA-32
Архитектура IBM System/360Архитектура MIPSАрхитектура ядра
Ассемблер как средство разработки ОСАтрибуты защищаемой памяти в A- и R-профиляхАтрибуты областей памяти в A- и R-профилях
Атрибуты памяти в A- и R-профиляхБайт-кодБлок управления системой в M-профиле
Буфер быстрой переадресации в A- и R-профиляхВарианты архитектуры в M-профилеВидеоадаптеры
Виртуальный адресВключение и отключение MPU в A- и R-профиляхВключение линии A20
Гибридное ядроГлавнаяГлавная загрузочная запись (MBR)
ДескрипторыДиски и файловые системыЗагрузка компьютера
Зачем разрабатывать ОС?Защищённый режимИерархия памяти в A- и R-профилях
Инструкции B, BL (ARM)Инструкция BLX типа 1 (ARM)Инструкция BLX типа 2 (ARM)
Инструкция BXJ (ARM)Инструкция BX (ARM)Инструкция CPS (Thumb)
Инструкция SVC (ARM)Инструментальные средстваИнтерпретатор
История развития системы командИсходный код:Поиск HDD и CDКарта распределения памяти
Карта распределения памяти в M-профилеКлавиатураКодирование команд
Коды условий (ARM)Команды обработки данных (ARM)Команды переходов (ARM)
Команды по версиям архитектуры (ARM)КомпиляторКонтроллер интерфейса PS/2
Контроллер прерываний NVICКонтроллер прямого доступа к памятиКонфигурирование устройств PCI
Кэш-память в A- и R-профиляхЛинейный адресЛогическая структура памяти в A- и R-профилях
Логический адресМикроконтроллерыМикроядро
Многозадачная ОСМногозадачностьМодели памяти
Модульное ядроМонолитное ядроМонопольный доступ к памяти в A- и R-профилях
НаноядроНачальная загрузка компьютераНаш взгляд:OpenBSD
Область верхней памятиОбработка исключений в A- и R-профиляхОбработка прерываний в M-профиле
Общие положенияОбщие сведения об архитектуре ARMОднозадачная ОС
Операции обслуживания TLB в A- и R-профиляхОперации обслуживания кэша в A- и R-профиляхОписание сигналов шины PCI
Определение объёма памятиОтказы MMU в A- и R-профиляхОтказы MPU в A- и R-профилях
Отладочные регистры в M-профилеПамять (ARM)Подсистема памяти в A- и R-профилях
Порт 60hПорт 64hПорты 0CF8h–0CFBh
Порты 0CFCh–0CFFhПорядок доступа к памяти в A- и R-профиляхПоследовательность доступа к виртуальной памяти в A- и R-профилях
Последовательность доступа к защищаемой памяти в A- и R-профиляхПостоянное запоминающее устройствоПочему, не работает загрузчик?
Практика разработкиПреобразование виртуальных адресов в A- и R-профиляхПрограммирование интервального таймера
Программирование контроллера прерыванийПрограммируемый интервальный таймерПрограммируемый контроллер прерываний
Пространство управления системой в M-профилеПроцесс загрузкиПроцессор с плавающей запятой (ARM)
Прочие регистры SCS в M-профилеРазрабатываем ОС на ForthРазрабатываем ОС на Си++
Разрабатываемые ОСРасширенный дисковый сервис (EDD)Реальный режим
Регистр 0 сопроцессора управления системой CP15 (ARM)Регистр 10 сопроцессора управления системой CP15 (ARM)Регистр 13 сопроцессора управления системой CP15 (ARM)
Регистр 1 сопроцессора управления системой CP15 (ARM)Регистр 2 сопроцессора управления системой CP15 (ARM)Регистр 3 сопроцессора управления системой CP15 (ARM)
Регистр 5 сопроцессора управления системой CP15 (ARM)Регистр 6 сопроцессора управления системой CP15 (ARM)Регистр 8 сопроцессора управления системой CP15 (ARM)
Регистр флаговРегистры FPU (ARM)Регистры MMU в A- и R-профилях
Регистры MPU в A- и R-профиляхРегистры общего назначенияРегистры общего назначения (ARM)
Регистры состояния (ARM)Регистры состояния в A- и R-профиляхРегистры состояния и управления в M-профиле
Регистры управления FPU в M-профилеРежим IA-32eРежим виртуального процессора 8086
Режим совместимостиРежим управления системойРежимы процессора в A- и R-профилях
Режимы процессора в M-профилеСброс в M-профилеСегмент
Сегментные дескрипторыСегментные регистрыСистема команд ARM
Система команд ARM по группам командСистемная архитектура A- и R-профилейСистемный таймер SysTick
Слово состояния машиныСоздание загрузочного компакт-дискаСопроцессор управления системой CP15 (ARM)
Стандартная памятьСтраницаСуществующие ОС
Существующие архитектурыТаблица глобальных дескрипторовТаблица локальных дескрипторов
Таблица разделовТаблицы дескрипторовТаблицы переадресации в A- и R-профилях
Текущие событияТеория ОСТесно связанная память в A- и R-профилях
ТрансляторУказатель инструкцииУлучшенный программируемый контроллер прерываний
Унаследованные режимыУниверсальный контроллер прерываний (GIC)Управление доступом для виртуальной памяти в A- и R-профилях
Управление доступом к защищаемой памяти в A- и R-профиляхУправление памятью в реальном режимеУстройство ПК
Устройство защиты памяти в A- и R-профиляхУстройство защиты памяти в M-профилеУстройство управления памятью в A- и R-профилях
Файловая система ADFSФайловая система Ext2Файловая система FAT
Файловая система Joliet (расширение ISO 9660)Файлы и файловые системыФизический адрес
Фиксация элементов TLB в A- и R-профиляхФункционирование шины PCIЧастые вопросы
Чтение конфигурационного регистра PCI-устройстваЧто такое операционная система?Экзоядро
Экзоядро: Архитектура Операционной Системы для Управления Ресурсами Прикладным УровнемЭмуляторыЭффективный адрес
Язык ассемблера
Файл:10034.pngФайл:10035.pngФайл:10036.png
Файл:10037.pngФайл:10038.pngФайл:10039.png
Файл:10041.pngФайл:10042.pngФайл:ARM7 CP15 R0-0.png
Файл:ARM8+ CP15 R0-0.pngФайл:ARM A&R profiles PSR.pngФайл:ARM APSR.png
Файл:ARM CID registers.pngФайл:ARM CP15 R0-1.pngФайл:ARM CP15 R0-2.png
Файл:ARM CP15 R0-3.pngФайл:ARM CP15 R0 PMSAv6.pngФайл:ARM CP15 R1-0.png
Файл:ARM CP15 R1-2.pngФайл:ARM CP15 R10.pngФайл:ARM CP15 R2 PMSAv5.png
Файл:ARM CP15 R3.pngФайл:ARM CP15 R3 PMSAv5.pngФайл:ARM CP15 R5 PMSAv5.png
Файл:ARM CP15 R5 PMSAv6.pngФайл:ARM CP15 R6 PMSAv5.pngФайл:ARM Instruction Formats.png
Файл:ARM M-profile AIRCR.pngФайл:ARM M-profile BFAR.pngФайл:ARM M-profile BFSR.png
Файл:ARM M-profile CCR.pngФайл:ARM M-profile CFSR.pngФайл:ARM M-profile CPACR.png
Файл:ARM M-profile CPUID register.pngФайл:ARM M-profile DFSR register.pngФайл:ARM M-profile DHCSR register.png
Файл:ARM M-profile DLAR register.pngФайл:ARM M-profile FPCAR.pngФайл:ARM M-profile FPCCR.png
Файл:ARM M-profile FPDSCR.pngФайл:ARM M-profile HFSR.pngФайл:ARM M-profile ICSR.png
Файл:ARM M-profile ICTR.pngФайл:ARM M-profile MMFAR.pngФайл:ARM M-profile MMFSR.png
Файл:ARM M-profile NVIC IABR.pngФайл:ARM M-profile NVIC ICER.pngФайл:ARM M-profile NVIC ICPR.png
Файл:ARM M-profile NVIC IPR.pngФайл:ARM M-profile NVIC ISER.pngФайл:ARM M-profile NVIC ISPR.png
Файл:ARM M-profile SCR.pngФайл:ARM M-profile SHCSR.pngФайл:ARM M-profile SHPR1.png
Файл:ARM M-profile SHPR2.pngФайл:ARM M-profile SHPR3.pngФайл:ARM M-profile STIR.png
Файл:ARM M-profile SYST CALIB.pngФайл:ARM M-profile SYST CSR.pngФайл:ARM M-profile SYST CVR.png
Файл:ARM M-profile SYST RVR.pngФайл:ARM M-profile UFSR.pngФайл:ARM M-profile VTOR.png
Файл:ARM M profile PSR.pngФайл:ARM PID registers.pngФайл:ARMv6-M and ARMv7-M context saving with FPU.png
Файл:ARMv6-M and ARMv7-M context saving without FPU.pngФайл:ARMv6-M and ARMv7-M special-purpose mask registers.pngФайл:ArchitectureOverview.jpg
Файл:B,BL (ARM).pngФайл:BLX 1 (ARM).pngФайл:BLX 2 (ARM).png
Файл:BXJ (ARM).pngФайл:BX (ARM).pngФайл:Bits.jpg
Файл:Bits.pngФайл:CR0.jpgФайл:CR2.jpg
Файл:CR3.jpgФайл:CR4.jpgФайл:Components.jpg
Файл:Components.pngФайл:Cortex-M1 ACTLR.pngФайл:Cpuid.jpg
Файл:Cpuid.pngФайл:EFLAGS.jpgФайл:FCLogo.png
Файл:Fos-logo.pngФайл:G45-dos-legacy-address-range.pngФайл:G45-main-memory-address-range.png
Файл:G45-pci-memory-address-range.pngФайл:G45-system-address-ranges.pngФайл:Gentoo.png
Файл:Gpt.pngФайл:Hello.pngФайл:InstructionCoding.png
Файл:Library.pngФайл:Open.watcom.logo.150x50.pngФайл:PCI 2 3 fig 3 1.png
Файл:PCI 2 3 fig 3 10.pngФайл:PCI 2 3 fig 3 11.pngФайл:PCI 2 3 fig 3 12.png
Файл:PCI 2 3 fig 3 13.pngФайл:PCI 2 3 fig 3 14.pngФайл:PCI 2 3 fig 3 2.png
Файл:PCI 2 3 fig 3 5.pngФайл:PCI 2 3 fig 3 6.pngФайл:PCI 2 3 fig 3 7.png
Файл:PCI 2 3 fig 3 8.pngФайл:PCI 2 3 fig 3 9.pngФайл:PCI 2 3 fig 6 1.png
Файл:PCI 3 fig 3-15.pngФайл:PS2 dev-to-host.jpgФайл:PS2 dev-to-host.png
Файл:PS2 dev-to-host 15h.jpgФайл:PS2 host-to-dev.jpgФайл:PS2 host-to-dev.png
Файл:PS2 host-to-dev 15h.jpgФайл:SUSE-logo.pngФайл:SWI (ARM).png
Файл:SegmentRegister.jpgФайл:Thumb CPS T1.pngФайл:Thumb CPS T2.png
Файл:WindowsVistaLogo.pngФайл:Загрузчик (MBR - с нуля) - часть 1Файл:Кодирование инструкций обработки данных (ARM).png
Файл:Логотип FreeDOS.pngФайл:Преобразование адресов в секциях ARM.pngФайл:Регистр 13 сопроцессора CP15 (Context ID, ARM).png
Файл:Регистр 13 сопроцессора CP15 (FCSE PID, ARM).pngФайл:Рис 5.1.pngФайл:Рис 5.2.png
Файл:Рис 5.3.pngФайл:Рисунок 5 4.pngФайл:Рисунок 6 1.png
Файл:Рисунок 6 2.pngФайл:Рисунок 6 3.pngФайл:Рисунок 6 4.png
Файл:Система адресации ext2.pngФайл:Старый формат записи таблицы переадресации первого уровня ARM.jpgФайл:Том 3 рис 4.1.gif
Файл:Том 3 рис 4.10.gifФайл:Том 3 рис 4.11.gifФайл:Том 3 рис 4.12.gif
Файл:Том 3 рис 4.2.gifФайл:Том 3 рис 4.3.gifФайл:Том 3 рис 4.4.gif
Файл:Том 3 рис 4.5.gifФайл:Том 3 рис 4.6.gifФайл:Том 3 рис 4.7.gif
Файл:Том 3 рис 4.8.gifФайл:Том 3 рис 4.9.gifФайл:Том 4 рис 4.1.gif
Файл:Формат записи грубой таблицы переадресации второго уровня без подстраниц (ARM).pngФайл:Формат записи грубой таблицы переадресации второго уровня с подстраницами (ARM).pngФайл:Формат записи таблицы переадресации первого уровня с включенными подстраницами ARM.jpg
Файл:Формат записи таблицы переадресации первого уровня с выключенными подстраницами ARM.jpgФайл:Формат записи тонкой таблицы переадресации (ARM).pngФайл:Формат регистра DFSR (ARM).png
Файл:Формат регистра IFSR (ARM).pngФайл:Формат регистра TTBR (ARM).pngФайл:Формат регистра TTBСR (ARM).png
Файл:Формирование адреса записи таблицы переадресации первого уровня (ARM).pngФайл:Формирование адреса строки «грубой» таблицы переадресации второго уровня (ARM).pngФайл:Формирование адреса строки тонкой таблицы второго уровня (ARM).png
Файл:Формирование адреса ячейки большой страницы (ARM).pngФайл:Формирование адреса ячейки крошечной страницы (ARM).pngФайл:Формирование адреса ячейки малой страницы (ARM).png
Файл:Фото0650.jpg